121027-121028
[<] [>] Тактовый генератор и схема управления постоянной памятью


На микросхеме D1 555ЛН1 выполнен генератор частоты 14 МГц. С помощью двух триггеров микросхемы D2 555ТМ2 эта частота делится на 4 и получается сигнал тактирования процессора Z80_CLK частотой 3.5 МГц.

Микросхема D3 555ЛЛ1 формирует сигнал чтения из постоянной памяти ROM, которая не стирается после отключения микропроцессорной системы. Активный уровень сигнала /RDROM низкий. ROM объемом 16 Кбайт (16384 байт) располагается в адресах 0000H-3FFFH. Это соответствует комбинации старших линий адреса A14=0 и A15 = 0. Кроме этого, для чтения из ROM должны быть равны нулю сигналы /MREQ и /RD.

Формирователь сигнала /RESET выполнен на резисторе 10К, конденсаторе 10 мкф, диоде VD1 и разъеме XP1, к которому подключается кнопка "RESET" для ручного сброса Z80A. После включения питания конденсатор начинает заряжаться. С него на Z80A подается низкий уровень сигнала /RESET. Это приводит Z80A в исходное состояние для начала работы. После зарядки конденсатора до определенного напряжения разрешается работа Z80A. Микропроцессор начинает выполнять программу, зашитую в ROM, с адреса 0000. Диод предназначен для быстрого разряда конденсатора при отключении питания. Конденсатор также можно разрядить с помощью кнопки
"RESET", подключаемой к разъему XP1. Таким образом, мы можем в любой момент прервать работу программы и заново перезапустить Z80A (выполнить перезагрузку).

В этом модуле также формируется подтяжка шины данных и входных линий шины управления Z80A к +5V с помощью резисторов 10К.

Сигналы с модуля подаются через ZX-BUS CONNECTOR в виде печатных площадок на краю платы и слот SL-62 на кросс-плату. С кросс-платы сигналы подаются на остальные модули, включая модуль "CPU & ROM". Сигнал /RDROM подается через резистор 680 Ом. Резистор позволяет подтянуть сигнал /RDROM к +5V в другом модуле на шине ZX-BUS. Это приводит к отключению основной ROM системы. При этом этот модуль сможет подключить вместо нее свои ROM или RAM. Так делается в модуле divIDE.